เทคโนโลยีบรรจุภัณฑ์เป็นหนึ่งในกระบวนการที่สำคัญที่สุดในอุตสาหกรรมเซมิคอนดักเตอร์ ตามรูปร่างของบรรจุภัณฑ์สามารถแบ่งออกเป็นแพ็คเกจซ็อกเก็ต, แพ็คเกจติดพื้นผิว, แพ็คเกจ BGA, แพ็คเกจขนาดชิป (CSP), แพ็คเกจโมดูลชิปเดี่ยว (SCM, ช่องว่างระหว่างสายไฟบนแผงวงจรพิมพ์ (PCB) และแผ่นบอร์ดวงจรรวม (IC) ที่ตรงกัน), แพ็คเกจโมดูลหลายชิป (MCM ซึ่งสามารถรวมชิปที่ต่างกันได้), แพ็คเกจระดับเวเฟอร์ (WLP รวมถึงแพ็คเกจระดับเวเฟอร์แบบ Fan-out (FOWLP), ส่วนประกอบไมโครยึดพื้นผิว (microSMD) ) ฯลฯ) แพ็คเกจสามมิติ (แพ็คเกจการเชื่อมต่อแบบ micro bump, แพ็คเกจการเชื่อมต่อ TSV ฯลฯ ), แพ็คเกจระบบ (SIP), ระบบชิป (SOC)
รูปแบบของบรรจุภัณฑ์ 3D ส่วนใหญ่แบ่งออกเป็นสามประเภท: ประเภทแบบฝัง (การฝังอุปกรณ์ในการเดินสายไฟหลายชั้นหรือฝังไว้ในซับสเตรต), ประเภทของซับสเตรตที่ใช้งาน (การรวมซิลิคอนเวเฟอร์: ขั้นแรกให้รวมส่วนประกอบและซับสเตรตเวเฟอร์เพื่อสร้างซับสเตรตแบบแอคทีฟ จากนั้นจัดเรียงสายเชื่อมต่อหลายชั้น และประกอบชิปหรือส่วนประกอบอื่นๆ ที่ชั้นบนสุด) และแบบเรียงซ้อน (เวเฟอร์ซิลิคอนซ้อนกับเวเฟอร์ซิลิคอน ชิปซ้อนกับเวเฟอร์ซิลิคอน และชิปซ้อนกับชิป)
วิธีการเชื่อมต่อโครงข่าย 3 มิติ ได้แก่ การต่อลวด (WB), ฟลิปชิป (FC), ผ่านซิลิคอนผ่าน (TSV), ตัวนำฟิล์ม ฯลฯ
TSV ตระหนักถึงการเชื่อมต่อระหว่างชิปในแนวตั้ง เนื่องจากสายเชื่อมต่อโครงข่ายแนวตั้งมีระยะทางที่สั้นที่สุดและมีความแข็งแรงสูงกว่า จึงง่ายต่อการตระหนักถึงการย่อขนาด ความหนาแน่นสูง ประสิทธิภาพสูง และบรรจุภัณฑ์ที่มีโครงสร้างต่างกันแบบมัลติฟังก์ชั่น ในเวลาเดียวกัน ยังสามารถเชื่อมต่อชิปของวัสดุที่แตกต่างกันได้
ปัจจุบันมีเทคโนโลยีการผลิตไมโครอิเล็กทรอนิกส์สองประเภทที่ใช้กระบวนการ TSV: บรรจุภัณฑ์วงจรสามมิติ (การรวม 3D IC) และบรรจุภัณฑ์ซิลิคอนสามมิติ (การรวม 3D Si)
ความแตกต่างระหว่างทั้งสองแบบฟอร์มคือ:
(1) บรรจุภัณฑ์วงจร 3D จำเป็นต้องเตรียมอิเล็กโทรดชิปเพื่อกันกระแทก และกระแทกนั้นเชื่อมต่อกัน (เชื่อมต่อกันด้วยพันธะ ฟิวชั่น การเชื่อม ฯลฯ) ในขณะที่บรรจุภัณฑ์ซิลิคอน 3D เป็นการเชื่อมต่อโดยตรงระหว่างชิป (พันธะระหว่างออกไซด์และ Cu - พันธะ Cu)
(2) เทคโนโลยีการรวมวงจร 3D สามารถทำได้โดยการเชื่อมระหว่างเวเฟอร์ (บรรจุภัณฑ์วงจร 3D, บรรจุภัณฑ์ซิลิคอน 3D) ในขณะที่การเชื่อมระหว่างชิปกับชิป และการเชื่อมระหว่างชิปกับเวเฟอร์สามารถทำได้โดยบรรจุภัณฑ์วงจร 3D เท่านั้น
(3) มีช่องว่างระหว่างชิปที่รวมเข้ากับกระบวนการบรรจุภัณฑ์วงจร 3D และจำเป็นต้องเติมวัสดุอิเล็กทริกเพื่อปรับค่าการนำความร้อนและค่าสัมประสิทธิ์การขยายตัวทางความร้อนของระบบเพื่อให้มั่นใจถึงความเสถียรของคุณสมบัติทางกลและทางไฟฟ้าของระบบ ไม่มีช่องว่างระหว่างชิปที่รวมเข้ากับกระบวนการบรรจุภัณฑ์ซิลิกอน 3 มิติ และการใช้พลังงาน ปริมาตร และน้ำหนักของชิปมีขนาดเล็ก และประสิทธิภาพทางไฟฟ้าก็ยอดเยี่ยม
กระบวนการ TSV สามารถสร้างเส้นทางสัญญาณแนวตั้งผ่านวัสดุพิมพ์ และเชื่อมต่อ RDL ที่ด้านบนและด้านล่างของวัสดุพิมพ์เพื่อสร้างเส้นทางตัวนำสามมิติ ดังนั้น กระบวนการ TSV จึงเป็นหนึ่งในรากฐานที่สำคัญสำหรับการสร้างโครงสร้างอุปกรณ์แบบพาสซีฟสามมิติ
ตามคำสั่งระหว่างส่วนหน้าของบรรทัด (FEOL) และส่วนหลังของบรรทัด (BEOL) กระบวนการ TSV สามารถแบ่งได้เป็น 3 กระบวนการผลิตหลัก ได้แก่ ผ่านขั้นตอนแรก (ViaFirst) ผ่านตรงกลาง (ผ่านกลาง) และ ผ่านกระบวนการสุดท้าย (Via Last) ดังรูป
1. ผ่านกระบวนการแกะสลัก
กระบวนการแกะสลักผ่านกระบวนการเป็นกุญแจสำคัญในการผลิตโครงสร้าง TSV การเลือกกระบวนการแกะสลักที่เหมาะสมสามารถปรับปรุงความแข็งแรงเชิงกลและคุณสมบัติทางไฟฟ้าของ TSV ได้อย่างมีประสิทธิภาพ และยังเกี่ยวข้องกับความน่าเชื่อถือโดยรวมของอุปกรณ์สามมิติของ TSV
ปัจจุบัน มี TSV หลักหลักๆ อยู่ 4 ประเภทผ่านกระบวนการกัดกรด ได้แก่ การกัดด้วยไอออนปฏิกิริยาเชิงลึก (DRIE) การกัดแบบเปียก การกัดด้วยเคมีไฟฟ้าด้วยแสงช่วยด้วยแสง (PAECE) และการเจาะด้วยเลเซอร์
(1) การแกะสลักไอออนปฏิกิริยาเชิงลึก (DRIE)
การกัดไอออนปฏิกิริยาเชิงลึกหรือที่เรียกว่ากระบวนการ DRIE เป็นกระบวนการกัด TSV ที่ใช้บ่อยที่สุด ซึ่งส่วนใหญ่ใช้เพื่อรับรู้ TSV ผ่านโครงสร้างที่มีอัตราส่วนกว้างยาวสูง กระบวนการกัดด้วยพลาสมาแบบดั้งเดิมโดยทั่วไปสามารถบรรลุความลึกในการกัดได้หลายไมครอนเท่านั้น โดยมีอัตราการกัดเซาะต่ำและขาดการเลือกหน้ากากการกัด บ๊อชได้ทำการปรับปรุงกระบวนการที่เกี่ยวข้องบนพื้นฐานนี้ การใช้ SF6 เป็นก๊าซที่เกิดปฏิกิริยาและปล่อยก๊าซ C4F8 ในระหว่างกระบวนการกัดกร่อนเป็นการป้องกันการสร้างฟิล์มสำหรับผนังด้านข้าง กระบวนการ DRIE ที่ปรับปรุงแล้วจึงเหมาะสำหรับการกัดจุดที่มีอัตราส่วนกว้างยาวสูง ดังนั้นจึงถูกเรียกว่ากระบวนการของ Bosch ตามชื่อผู้ประดิษฐ์
ภาพด้านล่างคือภาพถ่ายที่มีอัตราส่วนกว้างยาวสูงซึ่งเกิดจากการแกะสลักกระบวนการ DRIE
แม้ว่ากระบวนการ DRIE จะใช้กันอย่างแพร่หลายในกระบวนการ TSV เนื่องจากสามารถควบคุมได้ดี แต่ข้อเสียคือความเรียบของแก้มยางไม่ดี และจะเกิดข้อบกพร่องของริ้วรอยรูปทรงหอยเชลล์ ข้อบกพร่องนี้มีความสำคัญมากขึ้นเมื่อทำการแกะสลัก Vias ที่มีอัตราส่วนกว้างยาวสูง
(2) การแกะสลักแบบเปียก
การกัดแบบเปียกใช้การผสมผสานระหว่างการกัดแบบมาส์กและการกัดแบบเคมีเพื่อกัดผ่านรู โซลูชันการกัดที่ใช้กันมากที่สุดคือ KOH ซึ่งสามารถกัดตำแหน่งบนพื้นผิวซิลิกอนที่ไม่ได้รับการปกป้องด้วยมาสก์ ทำให้เกิดโครงสร้างรูทะลุที่ต้องการ การกัดแบบเปียกเป็นกระบวนการกัดแบบผ่านรูที่เก่าแก่ที่สุดที่พัฒนาขึ้น เนื่องจากขั้นตอนกระบวนการและอุปกรณ์ที่จำเป็นนั้นค่อนข้างง่าย จึงเหมาะสำหรับการผลิต TSV ในปริมาณมากด้วยต้นทุนที่ต่ำ อย่างไรก็ตาม กลไกการกัดด้วยสารเคมีจะกำหนดว่ารูทะลุที่เกิดจากวิธีนี้จะได้รับผลกระทบจากการวางแนวของผลึกของแผ่นเวเฟอร์ซิลิคอน ซึ่งทำให้รูทะลุที่แกะสลักนั้นไม่ใช่แนวตั้ง แต่แสดงปรากฏการณ์ที่ชัดเจนที่ด้านบนและด้านล่างแคบ ข้อบกพร่องนี้จำกัดการใช้การกัดแบบเปียกในการผลิต TSV
(3) การแกะสลักด้วยเคมีไฟฟ้าด้วยแสงช่วย (PAECE)
หลักการพื้นฐานของการกัดด้วยเคมีไฟฟ้าโดยใช้แสงช่วย (PAECE) คือการใช้แสงอัลตราไวโอเลตเพื่อเร่งการสร้างคู่อิเล็กตรอนในรู ซึ่งจะช่วยเร่งกระบวนการกัดด้วยเคมีไฟฟ้า เมื่อเปรียบเทียบกับกระบวนการ DRIE ที่ใช้กันอย่างแพร่หลาย กระบวนการ PAECE เหมาะสำหรับการแกะสลักโครงสร้างรูทะลุที่มีอัตราส่วนภาพขนาดใหญ่เป็นพิเศษที่มากกว่า 100:1 แต่ข้อเสียคือความสามารถในการควบคุมความลึกของการแกะสลักนั้นอ่อนแอกว่า DRIE และเทคโนโลยีของมันอาจ ต้องการการวิจัยเพิ่มเติมและปรับปรุงกระบวนการ
(4) การเจาะด้วยเลเซอร์
จะแตกต่างจากสามวิธีข้างต้น วิธีการเจาะด้วยเลเซอร์เป็นวิธีการทางกายภาพล้วนๆ โดยส่วนใหญ่ใช้การฉายรังสีเลเซอร์พลังงานสูงเพื่อละลายและระเหยวัสดุพื้นผิวในพื้นที่ที่กำหนดเพื่อให้ทราบถึงโครงสร้างรูทะลุของ TSV ทางกายภาพ
รูทะลุที่เกิดจากการเจาะด้วยเลเซอร์มีอัตราส่วนกว้างยาว และผนังด้านข้างโดยพื้นฐานแล้วเป็นแนวตั้ง อย่างไรก็ตาม เนื่องจากการเจาะด้วยเลเซอร์ใช้ความร้อนเฉพาะจุดเพื่อสร้างรูทะลุ ผนังรูของ TSV จะได้รับผลกระทบทางลบจากความเสียหายจากความร้อนและลดความน่าเชื่อถือ
2. กระบวนการสะสมชั้นไลเนอร์
เทคโนโลยีที่สำคัญอีกประการหนึ่งสำหรับการผลิต TSV คือกระบวนการสะสมชั้นไลเนอร์
กระบวนการสะสมชั้นไลเนอร์จะดำเนินการหลังจากสลักรูทะลุแล้ว ชั้นไลเนอร์ที่สะสมอยู่โดยทั่วไปจะเป็นออกไซด์ เช่น SiO2 ชั้นไลเนอร์อยู่ระหว่างตัวนำภายในของ TSV และซับสเตรต และส่วนใหญ่มีบทบาทในการแยกการรั่วไหลของกระแสไฟตรง นอกจากการสะสมของออกไซด์แล้ว ยังจำเป็นต้องมีชั้นกั้นและชั้นเมล็ดสำหรับการเติมตัวนำในกระบวนการต่อไปอีกด้วย
ชั้นซับที่ผลิตจะต้องเป็นไปตามข้อกำหนดพื้นฐานสองประการต่อไปนี้:
(1) แรงดันพังทลายของชั้นฉนวนควรเป็นไปตามข้อกำหนดการทำงานที่แท้จริงของ TSV
(2) ชั้นที่สะสมมีความสม่ำเสมอสูงและมีการยึดเกาะที่ดี
รูปต่อไปนี้แสดงภาพถ่ายของชั้นไลเนอร์ที่สะสมโดยการสะสมไอสารเคมีเสริมพลาสมา (PECVD)
กระบวนการสะสมจำเป็นต้องได้รับการปรับเปลี่ยนตามกระบวนการผลิต TSV ต่างๆ สำหรับกระบวนการรูทะลุด้านหน้า สามารถใช้กระบวนการสะสมที่อุณหภูมิสูงเพื่อปรับปรุงคุณภาพของชั้นออกไซด์ได้
การสะสมที่อุณหภูมิสูงโดยทั่วไปอาจขึ้นอยู่กับเตตระเอทิลออร์โธซิลิเกต (TEOS) รวมกับกระบวนการออกซิเดชันด้วยความร้อนเพื่อสร้างชั้นฉนวน SiO2 คุณภาพสูงที่มีความสม่ำเสมอสูง สำหรับกระบวนการรูทะลุตรงกลางและรูทะลุหลัง เนื่องจากกระบวนการ BEOL เสร็จสิ้นในระหว่างการสะสม จึงจำเป็นต้องใช้วิธีที่อุณหภูมิต่ำเพื่อให้แน่ใจว่าสามารถเข้ากันได้กับวัสดุ BEOL
ภายใต้เงื่อนไขนี้ ควรจำกัดอุณหภูมิการสะสมไว้ที่ 450° รวมถึงการใช้ PECVD เพื่อสะสม SiO2 หรือ SiNx เป็นชั้นฉนวน
วิธีการทั่วไปอีกวิธีหนึ่งคือการใช้การสะสมของชั้นอะตอมมิก (ALD) เพื่อสะสม Al2O3 เพื่อให้ได้ชั้นฉนวนที่มีความหนาแน่นมากขึ้น
3. กระบวนการเติมโลหะ
กระบวนการเติม TSV จะดำเนินการทันทีหลังจากกระบวนการสะสมไลเนอร์ ซึ่งเป็นอีกเทคโนโลยีสำคัญที่กำหนดคุณภาพของ TSV
วัสดุที่สามารถเติมได้ ได้แก่ โพลีซิลิคอนเจือ ทังสเตน ท่อนาโนคาร์บอน ฯลฯ ขึ้นอยู่กับกระบวนการที่ใช้ แต่กระแสหลักส่วนใหญ่ยังคงเป็นทองแดงชุบด้วยไฟฟ้า เนื่องจากกระบวนการเติบโตเต็มที่และมีค่าการนำไฟฟ้าและความร้อนค่อนข้างสูง
ตามความแตกต่างของการกระจายของอัตราการชุบด้วยไฟฟ้าในรูทะลุนั้น ส่วนใหญ่สามารถแบ่งออกเป็นวิธีการชุบด้วยไฟฟ้าแบบ subconformal, allowanceal, superconformal และจากล่างขึ้นบน ดังแสดงในรูป
การชุบด้วยไฟฟ้าต่ำกว่ามาตรฐานส่วนใหญ่ใช้ในระยะแรกของการวิจัย TSV ดังแสดงในรูปที่ (a) ไอออน Cu ที่ได้จากอิเล็กโทรไลซิสจะมีความเข้มข้นที่ด้านบน ในขณะที่ด้านล่างได้รับการเสริมไม่เพียงพอ ซึ่งทำให้อัตราการชุบด้วยไฟฟ้าที่ด้านบนของรูทะลุจะสูงกว่าที่ต่ำกว่าด้านบน ดังนั้นด้านบนของรูทะลุจะถูกปิดล่วงหน้าก่อนที่จะเต็ม และจะเกิดช่องว่างขนาดใหญ่ขึ้นภายใน
แผนผังและรูปถ่ายของวิธีการชุบด้วยไฟฟ้าตามรูปแบบแสดงไว้ในรูปที่ (b) ด้วยการเสริม Cu ไอออนอย่างสม่ำเสมอ อัตราการชุบด้วยไฟฟ้าในแต่ละตำแหน่งในรูเจาะจะเท่ากัน ดังนั้นจะเหลือเพียงตะเข็บด้านในเท่านั้น และปริมาตรของช่องว่างจะน้อยกว่าวิธีการชุบด้วยไฟฟ้าแบบ subconformal มาก ดังนั้น มันถูกใช้กันอย่างแพร่หลาย
เพื่อให้บรรลุผลการเติมแบบไร้ช่องว่างต่อไป จึงได้เสนอวิธีการชุบด้วยไฟฟ้าแบบซุปเปอร์คอนฟอร์มัลเพื่อปรับวิธีการชุบด้วยไฟฟ้าตามแบบให้เหมาะสมที่สุด ดังที่แสดงในรูป (c) โดยการควบคุมการจ่าย Cu ไอออน อัตราการบรรจุที่ด้านล่างจะสูงกว่าที่ตำแหน่งอื่นๆ เล็กน้อย ดังนั้นจึงปรับการไล่ระดับขั้นของอัตราการเติมจากล่างขึ้นบนให้เหมาะสมเพื่อกำจัดตะเข็บด้านซ้ายให้หมด โดยวิธีการชุบด้วยไฟฟ้าตามแบบเพื่อให้บรรลุการเติมทองแดงโลหะที่ปราศจากโมฆะอย่างสมบูรณ์
วิธีการชุบด้วยไฟฟ้าจากล่างขึ้นบนถือได้ว่าเป็นกรณีพิเศษของวิธีการซูเปอร์คอนฟอร์มัล ในกรณีนี้ อัตราการชุบด้วยไฟฟ้ายกเว้นด้านล่างจะถูกระงับให้เป็นศูนย์ และเฉพาะการชุบด้วยไฟฟ้าเท่านั้นที่ค่อยๆ ดำเนินการจากด้านล่างขึ้นด้านบน นอกเหนือจากข้อได้เปรียบที่ไร้ช่องว่างของวิธีการชุบด้วยไฟฟ้าตามแบบแผนแล้ว วิธีการนี้ยังสามารถลดเวลาการชุบด้วยไฟฟ้าโดยรวมได้อย่างมีประสิทธิภาพ ดังนั้นจึงได้รับการศึกษาอย่างกว้างขวางในช่วงไม่กี่ปีที่ผ่านมา
4. เทคโนโลยีกระบวนการ RDL
กระบวนการ RDL เป็นเทคโนโลยีพื้นฐานที่ขาดไม่ได้ในกระบวนการบรรจุภัณฑ์สามมิติ ด้วยกระบวนการนี้ การเชื่อมต่อระหว่างโลหะสามารถผลิตได้ทั้งสองด้านของวัสดุพิมพ์เพื่อให้บรรลุวัตถุประสงค์ในการกระจายพอร์ตใหม่หรือการเชื่อมต่อโครงข่ายระหว่างบรรจุภัณฑ์ ดังนั้น กระบวนการ RDL จึงถูกนำมาใช้กันอย่างแพร่หลายในระบบบรรจุภัณฑ์แบบ fan-in-fan-out หรือ 2.5D/3D
ในกระบวนการสร้างอุปกรณ์สามมิติ กระบวนการ RDL มักจะใช้เพื่อเชื่อมต่อ TSV เพื่อให้ได้โครงสร้างอุปกรณ์สามมิติที่หลากหลาย
ขณะนี้มีกระบวนการ RDL หลักหลักสองกระบวนการ ประการแรกนั้นใช้โพลีเมอร์ที่ไวต่อแสงและรวมกับกระบวนการชุบด้วยไฟฟ้าและการแกะสลักด้วยทองแดง ส่วนอีกวิธีหนึ่งดำเนินการโดยใช้กระบวนการ Cu Damascus ร่วมกับกระบวนการ PECVD และกระบวนการขัดเงาด้วยเคมี (CMP)
ต่อไปนี้จะแนะนำเส้นทางกระบวนการหลักของ RDL ทั้งสองนี้ตามลำดับ
กระบวนการ RDL ที่ใช้โพลีเมอร์ไวแสงแสดงไว้ในภาพด้านบน
ขั้นแรก ชั้นของกาว PI หรือ BCB จะถูกเคลือบบนพื้นผิวของเวเฟอร์โดยการหมุน และหลังจากการให้ความร้อนและการบ่มแล้ว กระบวนการพิมพ์หินด้วยแสงจะถูกใช้เพื่อเปิดรูในตำแหน่งที่ต้องการ จากนั้นจึงทำการแกะสลัก ถัดไป หลังจากถอดโฟโตรีซิสต์ออก Ti และ Cu จะถูกสปัตเตอร์บนแผ่นเวเฟอร์ผ่านกระบวนการสะสมไอทางกายภาพ (PVD) เป็นชั้นกั้นและชั้นเมล็ดตามลำดับ ถัดไป ชั้นแรกของ RDL จะถูกผลิตขึ้นบนชั้น Ti/Cu ที่ถูกเปิดเผยโดยการรวมกระบวนการโฟโตลิโทกราฟีและการชุบ Cu ด้วยไฟฟ้า จากนั้นโฟโตรีซิสต์จะถูกเอาออก และ Ti และ Cu ส่วนเกินจะถูกแกะสลักออกไป ทำซ้ำขั้นตอนข้างต้นเพื่อสร้างโครงสร้าง RDL หลายชั้น ปัจจุบันวิธีนี้ใช้กันอย่างแพร่หลายมากขึ้นในอุตสาหกรรม
อีกวิธีหนึ่งในการผลิต RDL จะขึ้นอยู่กับกระบวนการ Cu Damascus เป็นหลัก ซึ่งรวมกระบวนการ PECVD และ CMP เข้าด้วยกัน
ความแตกต่างระหว่างวิธีนี้กับกระบวนการ RDL ที่ใช้โพลีเมอร์ไวแสงคือในขั้นตอนแรกของการผลิตแต่ละชั้น PECVD จะถูกใช้เพื่อฝาก SiO2 หรือ Si3N4 ไว้เป็นชั้นฉนวน จากนั้นหน้าต่างจะถูกสร้างขึ้นบนชั้นฉนวนโดยการพิมพ์หินด้วยแสงและ การกัดด้วยไอออนปฏิกิริยา และชั้นกั้น Ti/Cu/ชั้นเมล็ด และทองแดงของตัวนำจะถูกสปัตเตอร์ตามลำดับ จากนั้นชั้นของตัวนำจะถูกทำให้บางลงตามความหนาที่ต้องการโดยกระบวนการ CMP ซึ่งก็คือ ชั้นของ RDL หรือชั้นทะลุถูกสร้างขึ้น
รูปต่อไปนี้เป็นแผนผังและภาพถ่ายของภาพตัดขวางของ RDL หลายชั้นที่สร้างขึ้นตามกระบวนการ Cu Damascus สังเกตได้ว่า TSV เชื่อมต่อกับเลเยอร์ทะลุ V01 ก่อน จากนั้นจึงเรียงซ้อนจากล่างขึ้นบนตามลำดับ RDL1 เลเยอร์ทะลุ V12 และ RDL2
แต่ละชั้นของ RDL หรือชั้นทะลุผ่านได้รับการผลิตตามลำดับตามวิธีการข้างต้นเนื่องจากกระบวนการ RDL จำเป็นต้องใช้กระบวนการ CMP ต้นทุนการผลิตจึงสูงกว่ากระบวนการ RDL ที่ใช้โพลีเมอร์ไวแสง ดังนั้นการใช้งานจึงค่อนข้างต่ำ
5. เทคโนโลยีกระบวนการ IPD
สำหรับการผลิตอุปกรณ์สามมิติ นอกเหนือจากการบูรณาการบนชิปโดยตรงบน MMIC แล้ว กระบวนการ IPD ยังมอบเส้นทางทางเทคนิคที่ยืดหยุ่นมากขึ้นอีกด้วย
อุปกรณ์พาสซีฟแบบรวมหรือที่เรียกว่ากระบวนการ IPD ผสานรวมอุปกรณ์แบบพาสซีฟรวมกัน ซึ่งรวมถึงตัวเหนี่ยวนำบนชิป ตัวเก็บประจุ ตัวต้านทาน ตัวแปลงบาลัน ฯลฯ บนซับสเตรตที่แยกจากกันเพื่อสร้างไลบรารีอุปกรณ์แบบพาสซีฟในรูปแบบของบอร์ดถ่ายโอนที่สามารถทำได้ สามารถเรียกได้อย่างยืดหยุ่นตามความต้องการในการออกแบบ
เนื่องจากในกระบวนการ IPD อุปกรณ์แบบพาสซีฟได้รับการผลิตและบูรณาการโดยตรงบนบอร์ดถ่ายโอนข้อมูล ผังกระบวนการจึงง่ายกว่าและราคาถูกกว่าการรวมไอซีบนชิป และสามารถผลิตจำนวนมากล่วงหน้าได้ในฐานะไลบรารีอุปกรณ์แบบพาสซีฟ
สำหรับการผลิตอุปกรณ์พาสซีฟสามมิติของ TSV นั้น IPD สามารถชดเชยภาระต้นทุนของกระบวนการบรรจุภัณฑ์สามมิติ รวมถึง TSV และ RDL ได้อย่างมีประสิทธิภาพ
นอกจากข้อได้เปรียบด้านต้นทุนแล้ว ข้อดีอีกประการหนึ่งของ IPD ก็คือความยืดหยุ่นสูง ความยืดหยุ่นประการหนึ่งของ IPD สะท้อนให้เห็นในวิธีการบูรณาการที่หลากหลาย ดังแสดงในรูปด้านล่าง นอกเหนือจากวิธีการพื้นฐานสองวิธีในการรวม IPD เข้ากับสารตั้งต้นบรรจุภัณฑ์โดยตรงผ่านกระบวนการฟลิปชิปดังแสดงในรูปที่ (a) หรือกระบวนการพันธะดังแสดงในรูปที่ (b) แล้ว IPD อีกชั้นหนึ่งก็สามารถรวมเข้ากับชั้นเดียวได้ ของ IPD ดังแสดงในรูป (c)-(e) เพื่อให้เกิดการผสมผสานอุปกรณ์แบบพาสซีฟได้หลากหลายยิ่งขึ้น
ในขณะเดียวกัน ดังแสดงในรูปที่ (f) IPD ยังสามารถใช้เป็นบอร์ดอะแดปเตอร์เพื่อฝังชิปในตัวโดยตรงเพื่อสร้างระบบบรรจุภัณฑ์ที่มีความหนาแน่นสูงโดยตรง
เมื่อใช้ IPD เพื่อสร้างอุปกรณ์พาสซีฟสามมิติ สามารถใช้กระบวนการ TSV และกระบวนการ RDL ได้เช่นกัน โดยพื้นฐานแล้วผังกระบวนการจะเหมือนกับวิธีการประมวลผลการรวมบนชิปที่กล่าวถึงข้างต้น และจะไม่ทำซ้ำ ความแตกต่างก็คือเนื่องจากวัตถุประสงค์ของการรวมเปลี่ยนจากชิปเป็นบอร์ดอะแดปเตอร์ จึงไม่จำเป็นต้องพิจารณาถึงผลกระทบของกระบวนการบรรจุภัณฑ์สามมิติในพื้นที่ใช้งานและชั้นการเชื่อมต่อโครงข่าย สิ่งนี้นำไปสู่ความยืดหยุ่นที่สำคัญอีกประการหนึ่งของ IPD: สามารถเลือกวัสดุซับสเตรตได้หลากหลายตามความต้องการการออกแบบของอุปกรณ์แบบพาสซีฟ
วัสดุซับสเตรตสำหรับ IPD ไม่เพียงแต่เป็นวัสดุซับสเตรตเซมิคอนดักเตอร์ทั่วไป เช่น Si และ GaN เท่านั้น แต่ยังรวมถึงเซรามิก Al2O3 เซรามิกที่ใช้อุณหภูมิต่ำ/สูง ซับสเตรตแก้ว ฯลฯ คุณสมบัตินี้ขยายความยืดหยุ่นในการออกแบบของพาสซีฟได้อย่างมีประสิทธิภาพ อุปกรณ์ที่รวมเข้ากับ IPD
ตัวอย่างเช่น โครงสร้างตัวเหนี่ยวนำแบบพาสซีฟสามมิติที่รวมโดย IPD สามารถใช้พื้นผิวแก้วเพื่อปรับปรุงประสิทธิภาพของตัวเหนี่ยวนำได้อย่างมีประสิทธิภาพ ตรงกันข้ามกับแนวคิดของ TSV รูทะลุที่ทำบนพื้นผิวแก้วเรียกอีกอย่างว่า Through-Glass Vias (TGV) ภาพถ่ายของตัวเหนี่ยวนำสามมิติที่ผลิตขึ้นตามกระบวนการ IPD และ TGV แสดงอยู่ในภาพด้านล่าง เนื่องจากความต้านทานของพื้นผิวแก้วสูงกว่าวัสดุเซมิคอนดักเตอร์ทั่วไปเช่น Si มาก ตัวเหนี่ยวนำสามมิติของ TGV จึงมีคุณสมบัติเป็นฉนวนที่ดีกว่า และการสูญเสียการแทรกที่เกิดจากผลกระทบของปรสิตของสารตั้งต้นที่ความถี่สูงจึงน้อยกว่ามาก ตัวเหนี่ยวนำสามมิติ TSV ธรรมดา
ในทางกลับกัน ตัวเก็บประจุโลหะ-ฉนวน-โลหะ (MIM) ยังสามารถผลิตบนพื้นผิวแก้ว IPD ผ่านกระบวนการสะสมฟิล์มบาง และเชื่อมต่อกับตัวเหนี่ยวนำสามมิติ TGV เพื่อสร้างโครงสร้างตัวกรองพาสซีฟสามมิติ ดังนั้นกระบวนการ IPD จึงมีศักยภาพในการประยุกต์ใช้อย่างกว้างขวางสำหรับการพัฒนาอุปกรณ์พาสซีฟสามมิติใหม่
เวลาโพสต์: 12 พ.ย.-2024