กระบวนการผลิตเซมิคอนดักเตอร์ - เทคโนโลยีจำหลัก

ต้องใช้กระบวนการหลายร้อยขั้นตอนในการเปิดเวเฟอร์ให้เป็นสารกึ่งตัวนำ หนึ่งในกระบวนการที่สำคัญที่สุดก็คือการแกะสลัก- คือ การแกะสลักลวดลายวงจรละเอียดบนเวเฟอร์- ความสำเร็จของการแกะสลักกระบวนการขึ้นอยู่กับการจัดการตัวแปรต่างๆ ภายในช่วงการกระจายที่กำหนด และอุปกรณ์แกะสลักแต่ละชิ้นจะต้องเตรียมพร้อมในการทำงานภายใต้สภาวะที่เหมาะสม วิศวกรกระบวนการแกะสลักของเราใช้เทคโนโลยีการผลิตที่ยอดเยี่ยมเพื่อทำให้กระบวนการที่มีรายละเอียดนี้เสร็จสมบูรณ์
ศูนย์ข่าว SK Hynix สัมภาษณ์สมาชิกของทีมเทคนิค Icheon DRAM Front Etch, Middle Etch และ End Etch เพื่อเรียนรู้เพิ่มเติมเกี่ยวกับงานของพวกเขา
จำหลัก: การเดินทางสู่การปรับปรุงประสิทธิภาพการผลิต
ในการผลิตเซมิคอนดักเตอร์ การแกะสลักหมายถึงรูปแบบการแกะสลักบนฟิล์มบาง รูปแบบจะถูกพ่นโดยใช้พลาสมาเพื่อสร้างโครงร่างขั้นสุดท้ายของแต่ละขั้นตอนกระบวนการ วัตถุประสงค์หลักคือการนำเสนอรูปแบบที่แม่นยำอย่างสมบูรณ์แบบตามเค้าโครง และรักษาผลลัพธ์ที่สม่ำเสมอภายใต้ทุกสภาวะ
หากเกิดปัญหาขึ้นในกระบวนการสะสมหรือการพิมพ์หินด้วยแสง สามารถแก้ไขได้ด้วยเทคโนโลยีการกัดแบบเลือกสรร (Etch) อย่างไรก็ตาม หากมีข้อผิดพลาดเกิดขึ้นระหว่างกระบวนการแกะสลัก สถานการณ์จะไม่สามารถย้อนกลับได้ เนื่องจากไม่สามารถเติมวัสดุชนิดเดียวกันลงในพื้นที่ที่แกะสลักได้ ดังนั้นในกระบวนการผลิตเซมิคอนดักเตอร์ การแกะสลักจึงเป็นสิ่งสำคัญในการกำหนดผลผลิตโดยรวมและคุณภาพของผลิตภัณฑ์

กระบวนการแกะสลักประกอบด้วยแปดขั้นตอน: ISO, BG, BLC, GBL, SNC, M0, SN และ MLM
ขั้นแรกให้ ISO (Isolation) กัดระยะ (Etch) ซิลิคอน (Si) บนแผ่นเวเฟอร์เพื่อสร้างพื้นที่เซลล์ที่ใช้งานอยู่ ขั้นตอน BG (Buried Gate) จะสร้างบรรทัดที่อยู่ของแถว (Word Line) 1 และเกตเพื่อสร้างช่องทางอิเล็กทรอนิกส์ จากนั้น ขั้นตอน BLC (Bit Line Contact) จะสร้างการเชื่อมต่อระหว่าง ISO และบรรทัดที่อยู่คอลัมน์ (Bit Line) 2 ในพื้นที่เซลล์ ขั้นตอน GBL (Peri Gate+Cell Bit Line) จะสร้างบรรทัดที่อยู่ของคอลัมน์เซลล์และเกตในบริเวณรอบนอก 3 พร้อมกัน
ขั้นตอน SNC (สัญญาโหนดการจัดเก็บ) ยังคงสร้างการเชื่อมต่อระหว่างพื้นที่ใช้งานและโหนดการจัดเก็บ 4 ต่อไป ระยะ M0 (Metal0) จะสร้างจุดเชื่อมต่อของอุปกรณ์ต่อพ่วง S/D (โหนดการจัดเก็บ) 5 และจุดเชื่อมต่อ ระหว่างบรรทัดที่อยู่ของคอลัมน์และโหนดหน่วยเก็บข้อมูล ขั้น SN (โหนดการจัดเก็บข้อมูล) จะยืนยันความจุของหน่วย และขั้นตอน MLM (โลหะหลายชั้น) ที่ตามมาจะสร้างแหล่งจ่ายไฟภายนอกและสายไฟภายใน และกระบวนการทางวิศวกรรมการกัด (Etch) ทั้งหมดจะเสร็จสมบูรณ์

เนื่องจากช่างเทคนิคการแกะสลัก (Etch) มีหน้าที่หลักในการสร้างรูปแบบของเซมิคอนดักเตอร์ แผนก DRAM จึงแบ่งออกเป็นสามทีม: Front Etch (ISO, BG, BLC); สลักกลาง (GBL, SNC, M0); สิ้นสุดการกัด (SN, MLM) ทีมเหล่านี้ยังแบ่งตามตำแหน่งการผลิตและตำแหน่งอุปกรณ์
ตำแหน่งการผลิตมีหน้าที่รับผิดชอบในการจัดการและปรับปรุงกระบวนการผลิตต่อหน่วย ตำแหน่งการผลิตมีบทบาทสำคัญในการปรับปรุงผลผลิตและคุณภาพผลิตภัณฑ์ผ่านการควบคุมตัวแปรและมาตรการเพิ่มประสิทธิภาพการผลิตอื่นๆ
ตำแหน่งอุปกรณ์มีหน้าที่รับผิดชอบในการจัดการและเสริมสร้างอุปกรณ์การผลิตเพื่อหลีกเลี่ยงปัญหาที่อาจเกิดขึ้นระหว่างกระบวนการแกะสลัก ความรับผิดชอบหลักของตำแหน่งอุปกรณ์คือการรับประกันประสิทธิภาพสูงสุดของอุปกรณ์
แม้ว่าความรับผิดชอบจะชัดเจน แต่ทุกทีมทำงานไปสู่เป้าหมายร่วมกัน นั่นคือเพื่อจัดการและปรับปรุงกระบวนการผลิตและอุปกรณ์ที่เกี่ยวข้องเพื่อปรับปรุงประสิทธิภาพการผลิต ด้วยเหตุนี้ แต่ละทีมจึงแบ่งปันความสำเร็จและพื้นที่ที่ต้องปรับปรุงของตนเองอย่างแข็งขัน และร่วมมือกันเพื่อปรับปรุงผลการดำเนินงานของธุรกิจ
วิธีรับมือกับความท้าทายของเทคโนโลยีการย่อขนาด

SK Hynix เริ่มการผลิตจำนวนมากของผลิตภัณฑ์ 8Gb LPDDR4 DRAM สำหรับกระบวนการระดับ 10 นาโนเมตร (1a) ในเดือนกรกฎาคม 2021

รูปแบบวงจรหน่วยความจำเซมิคอนดักเตอร์ได้เข้าสู่ยุค 10 นาโนเมตร และหลังจากการปรับปรุง DRAM ตัวเดียวสามารถรองรับเซลล์ได้ประมาณ 10,000 เซลล์ ดังนั้นแม้ในกระบวนการแกะสลัก อัตรากำไรของกระบวนการยังไม่เพียงพอ
หากรูที่ขึ้นรูป (รู) 6 มีขนาดเล็กเกินไป อาจดูเหมือน “ไม่ได้เปิด” และบังส่วนล่างของชิป นอกจากนี้ หากรูที่ขึ้นรูปมีขนาดใหญ่เกินไป อาจเกิด “รอยเชื่อม” ได้ เมื่อช่องว่างระหว่างสองรูไม่เพียงพอ จะเกิด "รอยเชื่อม" ส่งผลให้เกิดปัญหาการยึดเกาะกันในขั้นตอนต่อๆ ไป เมื่อเซมิคอนดักเตอร์ได้รับการปรับปรุงมากขึ้น ช่วงของค่าขนาดรูจะค่อยๆ ลดลง และความเสี่ยงเหล่านี้จะค่อยๆ หมดไป
เพื่อแก้ไขปัญหาข้างต้น ผู้เชี่ยวชาญด้านเทคโนโลยีการแกะสลักยังคงปรับปรุงกระบวนการอย่างต่อเนื่อง รวมถึงการปรับเปลี่ยนสูตรกระบวนการและอัลกอริธึม APC7 และแนะนำเทคโนโลยีการแกะสลักใหม่ๆ เช่น ADCC8 และ LSR9
เมื่อความต้องการของลูกค้ามีความหลากหลายมากขึ้น ความท้าทายอีกประการหนึ่งก็เกิดขึ้น นั่นคือแนวโน้มของการผลิตหลายผลิตภัณฑ์ เพื่อให้เป็นไปตามความต้องการของลูกค้า จำเป็นต้องตั้งค่าเงื่อนไขกระบวนการที่เหมาะสมที่สุดสำหรับแต่ละผลิตภัณฑ์แยกกัน นี่เป็นความท้าทายที่พิเศษสำหรับวิศวกร เพราะพวกเขาจำเป็นต้องทำให้เทคโนโลยีการผลิตจำนวนมากตอบสนองความต้องการของทั้งเงื่อนไขที่กำหนดไว้และเงื่อนไขที่หลากหลาย
ด้วยเหตุนี้ วิศวกรของ Etch จึงได้แนะนำเทคโนโลยี "APC offset"10 เพื่อจัดการอนุพันธ์ต่างๆ โดยอิงจากผลิตภัณฑ์หลัก (ผลิตภัณฑ์หลัก) และก่อตั้งและใช้ "ระบบ T-index" เพื่อจัดการผลิตภัณฑ์ต่างๆ อย่างครอบคลุม ด้วยความพยายามเหล่านี้ ระบบได้รับการปรับปรุงอย่างต่อเนื่องเพื่อตอบสนองความต้องการในการผลิตหลายผลิตภัณฑ์